พีแอลดี (อังกฤษ Programmable Logic Devices, PLDs) เป็นไอซีที่ใช้สร้างวงจรดิจิทัล แต่มีจุดที่แตกต่างจากลอจิกเกตตรงที่ฟังก์ชันการคำนวณไม่ได้ถูกกำหนดตั้งแต่ตอนผลิต ผู้ที่นำพีแอลดีไปใช้ต้องโปรแกรมพีแอลดีก่อนจึงจะนำไปใช้ในวงจรได้
พีแอลดีมีหลายขนาดตั้งแต่ขนาดเล็กที่สามารถสังเคราะห์ 2 ถึง 10 ฟังก์ชัน (หรือสัญญาณออก) ของตัวแปร (หรือสัญญาณเข้า) 4 ถึง 6 ตัว ไปจนถึงฟังก์ชันขนาดใหญ่ที่ซับซ้อน มีทั้งชนิดวงจรจัดกลุ่ม (Combinational PLD) และวงจรลำดับ (Sequential PLD) การใช้พีแอลดีมีข้อดีคือสามารถใช้แทนที่ไอซีขนาดเล็ก (Small scale integration, SSI) และขนาดกลาง (Medium scale integration, MSI) หลาย ๆ ตัวในการรวมวงจร อีกทั้งการเปลี่ยนแปลงการออกแบบสามารถทำได้โดยง่ายโดยการเปลี่ยนโปรแกรมของ พีแอลดีโดยไม่ต้องแก้ส่วน Wiring ในระบบ
ชนิดที่มีของพีแอลดี - PLA (Programmable Logic Array)
- PAL (Programmable Array Logic)
- EPLD (Erasable PLDs)
- PEEL (Programmable Electrically Erasable Logic)
- GAL (Generic Array Logic)
เปรียบเทียบพีแอลดีแต่ละประเภท Programmable Logic Array ( PLA )
PLA block diagram
ตัวอย่าง 3 inputs, 5 product terms, 4 outputs
Programmable Array Logic ( PAL )
- PAL -- programmable AND array and fixed OR array.
- Two graphic symbols for AND gate
The PAL อนุญาตให้ออกแบบทั้งหมดโดยใช้ And Term แต่จะจำกัดจำนวนของ And term ในการรวมวงจร พัฒนาโดย Monolithic Memories, Inc. ( MMI )
PAL with 4 inputs, 4 outputs,and 3-wired AND-OR structure
ค่าพื้นฐานของ PLD
แอลด, บทความน, อาจต, องการตรวจสอบต, นฉบ, ในด, านไวยากรณ, ปแบบการเข, ยน, การเร, ยบเร, ยง, ณภาพ, หร, อการสะกด, ณสามารถช, วยพ, ฒนาบทความได, งกฤษ, programmable, logic, devices, plds, เป, นไอซ, ใช, สร, างวงจรด, แต, ดท, แตกต, างจากลอจ, กเกตตรงท, งก, นการคำนวณไม, ได,. bthkhwamnixactxngkartrwcsxbtnchbb indaniwyakrn rupaebbkarekhiyn kareriyberiyng khunphaph hruxkarsakd khunsamarthchwyphthnabthkhwamidphiaexldi xngkvs Programmable Logic Devices PLDs epnixsithiichsrangwngcrdicithl aetmicudthiaetktangcaklxcikekttrngthifngkchnkarkhanwnimidthukkahndtngaettxnphlit phuthinaphiaexldiipichtxngopraekrmphiaexldikxncungcanaipichinwngcridphiaexldimihlaykhnadtngaetkhnadelkthisamarthsngekhraah 2 thung 10 fngkchn hruxsyyanxxk khxngtwaepr hruxsyyanekha 4 thung 6 tw ipcnthungfngkchnkhnadihythisbsxn mithngchnidwngcrcdklum Combinational PLD aelawngcrladb Sequential PLD karichphiaexldimikhxdikhuxsamarthichaethnthiixsikhnadelk Small scale integration SSI aelakhnadklang Medium scale integration MSI hlay twinkarrwmwngcr xikthngkarepliynaeplngkarxxkaebbsamarththaidodyngayodykarepliynopraekrmkhxng phiaexldiodyimtxngaekswn Wiring inrabbchnidthimikhxngphiaexldi aekikhPLA Programmable Logic Array PAL Programmable Array Logic EPLD Erasable PLDs PEEL Programmable Electrically Erasable Logic GAL Generic Array Logic epriybethiybphiaexldiaetlapraephth aekikhProgrammable Logic Array PLA PLA block diagram twxyang 3 inputs 5 product terms 4 outputs Programmable Array Logic PAL PAL programmable AND array and fixed OR array Two graphic symbols for AND gate The PAL xnuyatihxxkaebbthnghmdodyich And Term aetcacakdcanwnkhxng And term inkarrwmwngcr phthnaody Monolithic Memories Inc MMI PAL with 4 inputs 4 outputs and 3 wired AND OR structure khaphunthankhxng PLD ekhathungcak https th wikipedia org w index php title phiaexldi amp oldid 9350430, wikipedia, วิกิ หนังสือ, หนังสือ, ห้องสมุด,
บทความ
, อ่าน, ดาวน์โหลด, ฟรี, ดาวน์โหลดฟรี, mp3, วิดีโอ, mp4, 3gp, jpg, jpeg, gif, png, รูปภาพ, เพลง, เพลง, หนัง, หนังสือ, เกม, เกม
